直接影响晶圆良率与成本 先进逻辑制程为摊薄成本，会

直接影响晶圆良率与成本 先进逻辑制程为摊薄成本，会最大化利用晶圆边缘区域排布芯片，若ERO参数不达标，边缘的平整度/粗糙度偏差会导致光刻离焦、关键尺寸（CD）超差，直接造成边缘芯片报废；合格的ERO可让原本废弃的边缘区域产出合格芯片，单晶圆出片量可提升5%-8%，有效降低单位芯片制造成本。 决定EUV光刻精度一致性 先进逻辑制程普遍采用EUV（尤其是High-NA EUV）曝光，其景深仅十几纳米，对全晶圆衬底平整度要求极高：若ERO参数不合格，边缘翘曲/TTV偏差超过EUV景深范围，就会引发光刻离焦、图形边缘粗糙度（LER）恶化，甚至造成图形转移失效，只有ERO参数达标才能保证全晶圆的光刻精度一致性。 影响器件性能与可靠性 先进制程的原子层沉积（ALD）、多层铜互连、化学机械抛光（CMP）等工艺对衬底形貌高度敏感：硅片边缘粗糙度过高会导致薄膜沉积均匀性差、CMP后厚度偏差大，引发互连电阻不均、漏电流超标等问题，最终降低同一晶圆上器件的性能一致性，拉低合格bin率。 影响量产稳定性 ERO技术会严格管控硅片边缘的微缺陷、可脱落颗粒，参数不合格的硅片会导致边缘颗粒在工艺循环中脱落，污染工艺腔室和整批晶圆，引发批量缺陷，拉高量产损耗 提炼3个要点横向画图